韬（τ）定律引领中国制造业创新发展

在近期召开的国际电路系统会议ISCAS2026上，华为正式提出了半导体行业的新发展原则——韬(τ)定律。这一新法则突破了单纯依靠缩小晶体管尺寸来推动进步的传统思路，以技术创新促进信号传递和提升运算效率，为半导体技术的持续升级提供了广阔空间，也为中国制造业探索差异化发展带来了启示。

过去60年来，半导体产业始终围绕“做小”这一目标不断推进。以摩尔定律为例，它指出每隔18到24个月，集成电路芯片上容纳的晶体管数量便会翻倍，相应性能也提升一倍。半导体进步的标志便是纳米工艺节点数字的减小，晶体管越小，意味着设备性能越强。然而，这一路线如今已经接近物理和经济的双重限制，特别是在3纳米及更小节点，性能增益变缓但制造成本持续攀升，传统的尺寸缩减模式难以为继。

韬(τ)定律的核心，是以“时间缩微”思路替代纯粹的“尺寸缩微”。可以将之类比成做三明治：过去的尺寸缩微类似把所有馅料横向一字排开，必须一路走过所有食材，路径较长；而时间缩微则是将食材一层层叠加堆成三明治，只需从上到下穿过，大幅缩短了距离。简而言之，尺寸缩微追求在平面上把元器件越挤越密，而τ缩微通过三维集成，让晶体管密度得到了提升。

从摩尔定律到韬(τ)定律，其实是从空间角度转向时间维度，更加强调速度而非单纯体积。回看摩尔定律，缩小晶体管其实是为了让运算速度变得更快，线路更短信号传播效率更高，提高集成度也让数据通路变短，本质还是为了尽可能压缩运行所需时间。韬(τ)定律有望重新树立芯片性能评价的新标准，从“多少纳米”进化到“运行多舆情网快”，推动器件、电路、芯片乃至系统进行全方位优化。

华为在实际产品中已经检验了韬(τ)定律的成效。据麒麟2026的数据披露，在同一制造工艺下，通过逻辑折叠技术提升了55%的晶体管集成密度，过去传统路径可能需要投入三年发展。CPU核心能效提高了41%，这对于功耗敏感的智能手机极具现实意义。依托这一法则，华为近6年内成功设计和量产了381款芯片，预计到2031年，高端芯片的晶体管密度有望达到1.4纳米制程的水准。

韬(τ)定律不仅彰显了中国制造从追随到自我创新、制定新标准的转变。过去我们总是在国际规则下持续追赶技术前沿，但是面对日益严峻的外部技术壁垒和产业压力，中国企业开始主动创新、开辟新路。这样的创新逻辑，远不止半导体领域，从高速铁路到电动车，从5G到光伏产业，每一步突破都来自自主创新与路径再造，进而影响全球竞争格局。

摩尔定律走到共识花费了十年，有效创新从来不是单打独斗。华为能够提出韬(τ)定律、推动实践，离不开产业链上下游通力合作。展望未来，行业面临的挑战会更加复杂艰巨，仅靠一家企业已难以独善其身。半导体产业已步入协同创新的新纪元，携手合作、共同突破是行业持续升级的必然趋势，也成为中国制造向高端冲刺的重要力量。